Moores lov i overgang

Hvis vi nogensinde havde brug for bekræftelse af, at overgangen til det næste trin i Moore's lov er blevet sværere, Intels meddelelse i sidste uge om, at dens 10nm chips ville blive forsinket, indtil andet halvår af 2017 ser ud til at have bevist sagen. Nylige meddelelser fra et væld af andre virksomheder på sidste uges Semicon West-konference tyder imidlertid på, at rapporterne om lovens død er meget overdrevne.

Intels administrerende direktør Brian Krzanich annoncerede forsinkelsen på 10 nm under selskabets indtægter i 2. kvartal. Chips var tidligere blevet forventet i slutningen af ​​næste år eller begyndelsen af ​​2017. I mellemtiden er selskabets anden 14nm linje - den sjette generation af Core-processoren kendt som Skylake - blevet kvalificeret og bør begynde at sende dette kvartal (efter introduktionen af ​​den første 14nm produkter, kendt som Broadwell, i en enkelt version i slutningen af ​​sidste år og mere bredt tidligere i år). Ifølge Krzanich vil der være en anden 14nm chip-familie kendt som Kaby Lake, bygget ved hjælp af Skylake-arkitektur med nogle ydelsesforbedringer, der skulle ud i anden halvdel af 2016, mens det første 10nm-produkt, kendt som Cannonlake, nu skal ankomme til anden halvdel af 2017.

Husk, at overgangen fra 22 nm til 14 nm blev lignende forsinket, hvor Krzanich nævnte vanskeligheden ved litografi og antallet af flermønstringstrin, der er nødvendigt, når man flytter til hver ny knude som årsag til forsinkelsen. Han bemærkede, at Intel antager, at 10 nm chips ikke vil blive fremstillet med ekstrem ultraviolet litografi (EUV) -teknologi, hvilket gør dette til den længste periode i chipfremstilling uden skift til en mere avanceret form for litografi.

Alt i alt sagde han, at Intel nu antager, at det vil tage 2, 5 år mellem procesknudepunkter (bemærk, at Intel afleverede de første 22nm "Ivy Bridge" -chips i begyndelsen af ​​2012).

Krzanich fortsatte med at sige, at når Intel skifter fra 10 nm til 7 nm, vil de "altid stræbe efter at komme tilbage til to år" mellem noder. Og han sagde, at Intel ville overvåge EUV's modenhed, ændringer i materialevidenskab og kompleksiteten af ​​produktet, når den træffer sin timing-beslutning.

TSMC gentager 10nm i begyndelsen af ​​2017

Hvis alt, hvad der tyder på Moore's Law er langsommere, indikerer nyhederne fra halvlederstøberier, der fremstiller chips til fabelagtige halvlederselskaber som Qualcomm, MediaTek og Nvidia, at tingene er ved at fremskynde. I det mindste at de lukker afstandet lidt med Intel.

Taiwan Semiconductor Manufacturing Corp. (TSMC), verdens største støberi, sagde, at det var på vej til at sende 10nm i første kvartal af 2017. TSMC sagde, at det begyndte volumenproduktion af sine første 16nm FinFET-processorer i andet kvartal, med forsendelser, der begyndte dette måned. (Dette betyder forsendelser til TSMCs kunder, ikke slutbrugere; vi har ikke set en sådan chip sendt i slutprodukt endnu, selvom vi forventer, at det i de næste par måneder.)

TSMCs co-CEO Mark Liu sagde, at dens 10nm-proces er i rute med ægte produktforsendelse i begyndelsen af ​​2017. Han sagde, at 10nm-delene vil være 15% hurtigere med den samme samlede effekt, eller bruge 35% mindre strøm i samme hastighed, med mere end dobbelt porttæthed for 16nm-processen.

Hvis alt dette sker, kan produkter, der er fremstillet på TSMCs 10nm-proces, komme på markedet et kvarter før de, der blev foretaget på Intels 10nm-proces, hvilket ville være en stor drejning i branchen. Bemærk dog, at TSMC har annonceret forsinkelser i fortiden: For lidt mere end et år siden sagde den, at den forventede en risikoproduktion på 10nm til at starte i slutningen af ​​2015 og citerede mere aggressive hastigheds- og effektmål.

I mellemtiden har den anden store førende chipstøberi, Samsung, sagt, at den vil starte masseproduktion af 10 nm chips i slutningen af ​​2016. Samsung sendte sit første 14nm FinFET-produkt, Exynos 7 Octa, tidligere på året i sine Galaxy S6-telefoner. Det var kun lidt efter Intels første 14nm-volumenforsendelser (skønt de to processer er en smule forskellige), en stor ændring fra den æra, hvor Intel havde en lang ledelse inden for procesteknologi.

Samsung har også licenseret sin 14nm-teknologi til GlobalFoundries, som sagde, at den vil være i volumenrampe af 14nm-teknologien senere på året. GlobalFoundries kunder inkluderer AMD, der hævder, at de planlægger at implementere 14nm FinFET-teknologi i forskellige produkter i løbet af 2016 og har for nylig erhvervet IBM's chipfremstillingsvirksomhed.

GlobalFoundries tilbyder 22nm FD-SOI

GlobalFoundries planlægger også at tilbyde en anden løsning kaldet 22nm FD-SOI (fuldt udtømt silicium-på-isolator), der blev annonceret i sidste uge. Denne proces bruger konventionelle plane transistorer snarere end 3D FinFET'er, men her er de fremstillet på en anden slags skive, der kaldes SOI. GlobalFoundries hævder, at det med denne fremgangsmåde kan producere chips, der leverer bedre ydelse og lavere effekt end den almindeligt anvendte 28nm plane proces til en sammenlignelig pris (og meget lavere omkostninger end 14nm FinFET'er, som kræver mange flere pass ved anvendelse af 193nm nedsænkningslithografi). GlobalFoundries siger, at processen resulterer i en 20% mindre dystørrelse sammenlignet med 28nm.

Skønt fabFen siger, at FinFET giver flere ydelser og er nødvendige i nogle applikationer, mener den, at den nye proces også er velegnet til mainstream-mobil-, Internet of Things-, RF- og netværksmarkeder. Sammenlignet med 14nm FinFET-produkter, siger GlobalFoundries, at processen kræver næsten 50% færre neddypningslithografilag, hvilket vil reducere omkostningerne.

Samsung planlægger også et FD-SOI-tilbud, dog ved 28nm.

Længere nedstrøms annoncerede IBM og dets partnere for nylig, at de producerede 7nm testchips i et laboratorium, selvom der selvfølgelig er langt mellem laboratoriet og volumenproduktionen.

Semicon West viser nye værktøjer

Fremtiden for chipfremstilling var også et emne på sidste uges Semicon West-konference, hvor producenter af halvlederproduktionsudstyr diskuterede de fremskridt, de har gjort med ny teknologi.

Der synes at være generel enighed om den logiske køreplan, selvom timingen er uklar. Det næste trin vil sandsynligvis være et skift til alternative materialer, især nye kanalmaterialer (som dem, der bruges af IBM i dets 7 nm testchip), såsom silicium germanium (SiGE) og indium galliumarsenid (InGaAs). Tanken er, at sådanne materialer vil udvide brugen af ​​FinFET-design i et andet par generationer, og derefter kan industrien muligvis skifte til en ny transistorkonstruktion, måske til gate-all-around transistorer, som nogle gange kaldes nanodråber, et sted omkring 5nm-knuden.

I litografi sagde ASML, at dets mål for EUV-udstyr er 1.000 skiver per dag til en 50% tilgængelighed, og at det stadig er på mål at have EUV klar til 7nm produktion, skønt det kun vil blive brugt til måske fem til 10 kritiske lag og 193 nm litografi vil stadig udføre størstedelen af ​​arbejdet. Efter at have tidligere meddelt, at en ikke navngivet amerikansk kunde - antaget at være Intel af næsten alle observatører - havde accepteret at købe 15 EUV-litografeværktøjer, bekræftede ASML, at Intel faktisk har købt seks systemer, hvoraf to skal leveres i år.

Mens de fleste af diskussionerne om Moore's lov har været omkring logiske chips, skal det bemærkes, at hukommelseschips også er i overgang. DRAM-krympningen er aftaget dramatisk. De fleste af producenterne er nu i overgangen til 20 nm DRAM med måske en eller to mere generation tilbage. Eventuelle yderligere fremskridt med hensyn til densitet eller omkostninger vil derefter komme fra yderligere produktionskapacitet, større skivestørrelser (450 mm), 3D-chipstabling (Hybrid Memory Cubes), eller måske til sidst en ny type hukommelse helt som MRAM.

I NAND-flashhukommelse er situationen lidt anderledes. NAND flashhukommelse er allerede under 20 nm og ligesom DRAM løber den tør for plads til at skalere meget længere, men i dette tilfælde er der et klart alternativ. Det varme emne er 3D NAND, der bruger flere lag af hukommelsesceller fremstillet med meget tynde, ensartede film. Funktionsstørrelserne på de enkelte celler behøver ikke længere at være så små (de slapper af tilbage til ca. 40-50 nm), men tætheden fortsætter med at skalere - potentielt til 1 terabit på en chip - ved at tilføje flere lag. Litografien er meget lettere, men det kræver mere avancerede atomniveauværktøjer til afsætning og ætsning af disse hukommelsesarrays.

Samsung er allerede i volumenproduktion, og dens anden generation 3D NAND med 32 lag kan pakke op til 128 GB (16 GB) på en enkelt chip. Denne uge annoncerede Samsung en ny generation af 6Gbps enterprise SSD'er, der kan gemme op til 3, 86 TB data i en 2, 5-tommers formfaktor ved hjælp af disse 128 GB chips. Både Micron / Intel-alliancen og SK Hynix forventes at starte masseproduktion af 3D NAND senere på året. Micron og Intel hævder, at deres luft-gap-teknologi vil give dem mulighed for at fremstille tættere chips, startende ved 256 GB og 384 GB, mens SK Hynix planlægger at bruge 36 lag, efterfulgt af 48 lag næste år, til at skalere massefylden. Toshiba og SanDisk følger en gang næste år. I Semicon West sagde udstyrsselskaberne, at overgangen til 3D NAND sker hurtigere end forventet, og efter nogle skøn vil 15 procent af verdens kapacitet med bits være flyttet inden udgangen af ​​dette år.