Oprettelse af chips ud over 14nm

En af de store ting på denne uges International Solid States Circuits Conference (ISSCC) var en diskussion af, hvordan industrien vil skabe processorer på 10 nm og derunder, og om det vil være omkostningseffektivt.

Intel Senior Fellow Mark Bohr holdt en meget dækket tale i et panel, hvor han gentog Intels tro på, at Moore's Law - konceptet, som chiptæthed kan fordoble sig i hver efterfølgende generation - fortsætter. Som Intel har sagt før, sagde Bohr, at han mener, at den kan fremstille chips ved 10nm og endda 7nm ved hjælp af eksisterende lithografiværktøjer, skønt det bestemt gerne vil have ekstreme ultraviolette (EUV) litografiske værktøjer klar til at gå til 7nm.

Hans store pointe var, at fortsat skalering altid har krævet nye innovationer i processer og design (såsom introduktion af kobberforbindelser, anstrengt silicium, high-K / metalport og FinFET-teknologi), og at yderligere innovation vil være nødvendig for at fortsætte skalering til 10 og 7 nm og derunder. Men han gav ikke nogen nye detaljer om, hvilke ændringer i proces, materialer eller strukturer Intel vil bruge på de nye noder.

I modsætning til nogle af de offentliggjorte rapporter, bekræftede Bohr faktisk ikke, at Intel vil sende 10nm dele i 2016. (I betragtning af at Intel sendte sine første 14nm chips i slutningen af ​​2014, ville levering 10nm næste år matche den typiske to-årige kadens af processen noder; da jeg spurgte Intel CEO Brian Krzanich, om den to-årige kadens vil fortsætte, sagde han, at Intel troede det kunne.) Intels 14nm-proces gik langsommere end forventet, og mens Bohr sagde, at dens 10nm-pilotlinje viser en forbedring på 50 procent i gennemstrømning sammenlignet med hvor 14nm var på samme tidspunkt i sin fremgang, ønsker virksomheden ikke at gøre et fast engagement.

Bohr var klar over, at han forventede, at ikke kun chipskalering fortsætter, men at selvom omkostningerne ved fremstilling af hver skive vil fortsætte med at stige, vil stigende massefylde af transistorer være nok, så Intels produktionsomkostninger pr. Transistor fortsat vil falde nok til at gøre det det er værd at fortsætte skaleringen. Han har sagt dette før, men det står i kontrast til nogle andre virksomheder, der har været mere skeptiske.

Han påpegede, at historien om chipdesign inkluderer mere og mere integration, med moderne system-on-Chip (SoC) -design, der nu integrerer ting såsom forskellige niveauer af magt, analoge komponenter og højspændingsinput-output-systemer. Fremtiden kan låne sig til 2.5D-chips (hvor separate dyse er forbundet via en intern bus på pakken) eller endda 3D-chips (hvor gennem-silicium vias eller TSV'er forbinder flere chip-dyse.) Han sagde, at sådanne systemer vil være godt for systemet integration, men dårlig til lave omkostninger.

Bohr sagde, at 3D-chips med TSV'er ikke rigtig fungerer til CPU'er med høj ydeevne, fordi du ikke kan få tilstrækkelig TSV-densitet eller håndtere de termiske problemer, og at selv på mobile SoC'er, hvor det teknisk er mere gennemførligt, ikke har det virkelig blevet brugt endnu, fordi det tilføjer for mange omkostninger.

Andre leverandører havde forskellige perspektiver, som du kunne forvente.

Kinam Kim, præsident for Samsung Electronics påpegede, at densiteten - antallet af transistorer pr. Chipområde - fortsat er steget.

Men han påpegede også, at vi nærmer os en teoretisk grænse på 1, 5 nm, og at det med EUV kombineret med firedoblet mønsterudskrivning er teoretisk muligt at komme til 3, 25 nm. Men han forventede, at industrien har brug for nye værktøjer, strukturer og materialer for at komme dertil.

For eksempel foreslog han, at Samsung muligvis kunne flytte sin logikproduktion fra FinFETs (som Intel begyndte at producere for et par år siden, og Samsung lige begyndte at sende) til gate-all-around og Nanowire-kontakter omkring 7 nm, efterfulgt af tunnel-FET'er. På det tidspunkt overvejer virksomheden også nye materialer. Han bemærkede, at DRAM og NAND-teknologien allerede indeholder mange nye funktioner, herunder 3D-fremstilling.

Mens den førende støberi TSMC ikke gav en specifik teknologipræsentation, arbejder den også på nye materialer og strukturer, da den læser udviklingen af ​​sin 16nm-produktion i år og fremtidige knudepunkter, der kommer.

Jeg var især interesseret i et lidt anderledes syn på, hvor industrien var på vej ud af Sehat Sutardja, administrerende direktør for Marvell Technology Group.

Han klagede over, at omkostningerne ved oprettelse af en "maske" (skabelonen til oprettelse af en chip) var mere end fordobling af hver generation, og at de nuværende priser kunne få op til 10 millioner dollars i 2018. Som et resultat af disse maskeomkostninger og FoU, sagde han, og det er kun fornuftigt at gøre en SoC med den nuværende FinFET-teknologi, hvis chipens samlede levetidsvolumen vil være meget stor - 25 millioner enheder eller mere. Alligevel er markedet så fragmenteret, at det er svært for de fleste virksomheder at have et stort nok volumen.

Sutardja sagde, at nuværende mobile SoC'er har "for meget integration til vores eget bedste" og bemærkede, hvor mange af de funktioner, der er integreret i en mobilchip (såsom Southbridge for I / O-forbindelser, tilslutningsmuligheder til Wi-Fi og Bluetooth, og modemet) er stadig ikke integreret i desktop- og laptop-processorer.

I stedet foreslog han branchen til at flytte til det, han kalder MoChi (for Modular Chip), som vil involvere et Lego-lignende koncept om at tilslutte individuelle komponenter til en "virtuel SoC." Dette, sagde han, tillader en adskillelse af computeren og ikke-beregnet funktion, med CPU- og GPU-funktionerne produceret på de mest avancerede noder og andre funktioner på forskellige, mindre dyre noder. Disse komponenter forbindes via en interconnect, der vil være en forlængelse af AXI-bussen. Det er en interessant idé, især for de mindre leverandører, selvom mange virksomheder sandsynligvis bliver nødt til at komme om bord for at gøre dette til en levedygtig standard.

At komme til nyere og bedre chips har aldrig været let, men det ser ud til at være sværere nu end det har været og bestemt dyrere. Resultatet kan være færre konkurrenter og længere tid mellem noder, men det ser stadig ud til, at chipskalering fortsætter.