Er moores lov levende og vel? afhænger af, hvordan du definerer skalering

Der har været en masse snak om sidst om Moores lov, der bremser og udfordringerne for chipmakere, når de prøver at bevæge sig til stadig mindre dimensioner. Bestemt, pc'er bliver ikke hurtigere med den hastighed, de engang var, og chipmakernes udfordringer har aldrig været højere. Stadig fortsætter Intel med at insistere på, at "Moores lov er levende og godt, " når vi taler om sine planer for 10nm og 7nm produktion. For at prøve at finde ud af, hvad der foregår, kiggede jeg på nogle forskellige mål for fremskridt og fik nogle forskellige svar.

Mens mange mennesker konflikter Moores lov med hastighed, er det faktisk et mål for frekvensen i stigningen i kompleksiteten af ​​minimumskomponenten, mere eller mindre med angivelse af, at antallet af transistorer periodisk vil fordobles. I det oprindelige papir fra 1965 forekom denne fordobling hvert år, skønt Moore i 1975 opdaterede sin fremskrivning til fordobling hvert andet år, hvilket generelt har været det mærke, som chipmakere har bestræbt sig på siden da.

På Intels investordag i sidste måned viste Bill Holt, koncerndirektør og administrerende direktør for teknologi- og produktionsgruppen, igen lysbilleder, der antydede, at antallet af "normaliserede" transistorer pr. Område fortsatte med at falde i et tempo, der var bedre end at fordobles, selvom han påpegede at produktionsomkostningerne steg endnu hurtigere end forventet. Resultatet, sagde han, er, at omkostningerne pr. Transistor er forblevet i takt.

Men for første gang jeg kan huske, understregede han, at forskellige slags transistorer inden for en chip kræver forskellige mængder areal på chippen, hvor SRAM-hukommelsesceller er cirka tre gange mere tætte end logiske celler. Han brugte denne påstand til at aflede spørgsmål om den gennemsnitlige transistortæthed sammenlignet med Apple A9-chips lavet af Samsung eller TSMC.

For at se nærmere på kiggede min kollega John Morris og jeg på Intels publicerede statistik over dets chips siden 1999 fra Pentium III (kendt som Coppermine), der blev produceret ved 180nm, op til sidste års Broadwell Core-chips, den første med 14nm teknologi.

Først kiggede vi på Gate Pitch Scaling - den minimale afstand mellem de porte, der udgør en transistor. Traditionel skalering antyder, at dette er faldende 70 procent pr. Generation for at få den samlede 50 procent skalering. Med hensyn til denne foranstaltning er det klart, at mens skaleringen fortsætter, ser vi ikke så meget reduktion, som vi ville forvente.

Men andre teknikker, som chipmakere bruger, ændrer det lidt. Ser vi på SRAM-hukommelsesceller, den mest tætte og mest basale del af en chip, kan vi se, at indtil for nylig gav dette os en reduktion på 50 procent pr. Procesgeneration, skønt det ser ud til at glide.

I de senere år har Intel også lagt vægt på total skalering af det logiske område, som er produktet fra gatehældningen og minimumshøjden for metalforbindelserne, der dirigerer signaler omkring den chip og forbinder den til omverdenen. Dette giver en vis mening, fordi hvis de logiske transistorer skaleres, men sammenkoblingerne ikke bliver mindre, reduceres den samlede chipstørrelse og -omkostninger ikke. F.eks. Bruger TSMCs 16nm FinFET-proces den samme back-end metalproces som dens 20nm plane chip, så den tilbyder lidt i vejen for at krympe (selvom den er hurtigere og bruger mindre strøm). Med hensyn til skalering af det logiske område ser det ud til, at Intel er i mål i de seneste generationer.

Der er mange måder at se tendenser på, og en ting, der synes klar er, at det nu tager længere tid at komme til den næste knude, end det har taget i de sidste 20 år. I stedet for to år mellem knudepunkter, for 14nm og den kommende 10nm-knude, vil det faktisk være tættere på 2, 5 år, med 10nm chips beregnet til at ankomme i anden halvdel af 2017.

Intel påpeger, at det på lang sigt - at gå helt tilbage til den første mikroprocessor, 4004 - tiden mellem nye generationer af chip-teknologi altid har været lidt fleksibel.

Intel bruger dette dias (som Intel Fellow Mark Bohr har vist mange gange) for at indikere kadensen af ​​Moore's Law fra den første mikroprocessor, Intel 4004, der brugte 2.300 transistorer på en 10 mikron proces i 1971 til dagens 14nm-proces. Når man ser på dette diagram, siger Intel, at den gennemsnitlige kadens har været en ny knude hvert 2.3 år. Efter den opfattelse er et 2, 5-årigt tempo for 14nm og 10nm ikke så vigtigt. Jeg ser på det og ser en fremskyndelse af Moore's Law fra ca. 1995 til ca. 2012, da de første 22nm Ivy Bridge-produkter begyndte at vises. Nu ser det ud til, at kadensen aftager igen.

(Bemærk, at Intel stoppede med at give information om formstørrelse og transistor med 14 nm-generationen, der citerede konkurrenceproblemer, så de seneste numre, vi har for en firekerne, kommer fra 22nm Haswell, som havde 1, 4 milliarder transistorer i en 177 mm ² dyse.)

Så er Moores lov langsommere? Det afhænger af, hvordan man ser på det. Det er bestemt klart, at tempoet ser ud til at være aftaget ved nogle målinger, og at udfordringerne for chipproducenterne bliver sværere med hver generation. I dag hævder kun fire virksomheder - Intel, GlobalFoundries, Samsung og TSMC - at have 14 eller 16nm processer. Det er dyrere end nogensinde at oprette en ny chip på en af ​​disse nye processer. Men der er tilstrækkelig grund og incitament nok til at forvente, at vi vil se 10nm chips omkring 2017, og at 7nm, 5nm og 3nm chips vil følge.