Intel ser vejen for at udvide moore's lov til 7nm

Selvom Intel gav meget lidt detaljer om sine fremtidige produktionsplaner, brugte Intel sit investormøde i sidste uge til at understrege, hvor vigtigt det ser på Moore's Law, erklæringen fra medstifter Gordon Moore om, at chiptætheden vil fordobles hvert andet år. Virksomheden talte om, hvordan dens 14nm produktionsproces, der nu bruges til sin Core M og kommende bredere Broadwell-linjer, viste en fuld generations værdi af skalering og sagde, at den forventede lignende skalering fra sine fremtidige 10 og 7 nm knudepunkter, på trods af stigende nødvendige kapitaludgifter på hver knude.

Administrerende direktør Brian Krzanich begyndte mødet med at tale om, hvordan Moore's Law når sit 50-års jubilæum næste år og sagde, at det fortsat er et af de vigtigste strategiske imperativer for virksomheden. ”Det er vores job at holde det i gang så længe som muligt, ” sagde han.

Men det faldt mest for Bill Holt (ovenfor), general manager for teknologi- og managementgruppen, for at forklare, hvordan virksomheden kommer dertil.

Holt bemærkede de problemer, som Intel har haft med at rampe 14nm-teknologien, og bemærkede, at det tog mere end 2, 5 år at få 14nm-processen på et godt udbytte i stedet for den normale to-årige kadens. I øjeblikket er 14nm-udbyttet stadig ikke så godt, da virksomheden får 22nm, men det er "i et sundt interval" og begynder at konvergere med den tidligere proces, som han sagde var Intels højeste udbytteproces nogensinde. Som et resultat heraf sagde han, at omkostningerne ved fremstilling af disse dele er lidt højere i 4. kvartal, hvilket vil påvirke marginalerne tidligt næste år, men at han forventede, at de skulle ændre sig senere i 2015. ”Rigtig omkostningsreduktion er stadig mulig i et kapitalintensivt miljø, ”Sagde Holt.

Efter nogle af de præsentationer, jeg så på Intel Developer Forum for et par måneder siden, forklarede Holt, hvorfor 14nm-noden var en ægte krympe, selvom han enige om, at 14nm-nomenklaturen i det væsentlige var meningsløs. ”Der er intet, der er 14 ved det, ” sagde han.

Men i sammenligning med sin 22 nm Haswell-forgænger blev tonehøjden mellem finnerne i FinFET-designet reduceret til 0, 70x (hvilket han bemærkede var målet, da en reduktion på 30 procent i hver dimension ville resultere i en fuld halvering af arealet af en dør, forudsat at det havde det samme antal transistorer), men at porthældningen kun krympet til 0, 78x. Men, bemærkede han, interconnect tonehøjden skaleres længere end normalt til 0, 65x (fra 80 nm til 52 nm), og kombinationen gør den fulde chip tæt på hele 50 procent mindre (alt andet lige). Han bemærkede, at dette varierer i forskellige dele af chippen med SRAM's skalering med 0, 54x, men sammenkoblingerne og grafikken viser mere skalering.

For at gøre dette arbejde skabte Intel transistorer fra færre, strammere og længere finner for at skabe transistorer. Med andre ord, ikke bare blev finnerne tættere på hinanden, de er nu længere.

Andre ændringer i denne version inkluderer Intels første brug af "forsætlige" lufthuller mellem komponenter, hvilket muliggør bedre samtrafikydelse.

Sammenlignende en 14nm Broadwell-chip med en 22nm Haswell-version sagde Holt, at den nye chip har 35 procent flere transistorer - 1, 3 milliarder - men er 37 procent mindre, så den viser en 2, 2x stigning i transistortæthed med de ekstra transistorer, der går mod ting som forbedret grafisk ydeevne.

I det hele taget, sagde han, skal du "faktisk få skalering" for at reducere omkostningerne - et område, hvor Holt sagde, at han troede Intel var foran konkurrenter som Samsung og Taiwan Semiconductor Manufacturing Corp. (TSMC). Han sagde, at prisen pr. Transistor stadig falder og er endda lidt under den historiske trendlinje ved 14nm, og forudsagde, at den fortsat ville være under linjen ved 10nm og ved 7nm. Og, sagde han, de nye knudepunkter ville ikke kun give omkostninger, men også præstationsforbedringer. I det mindste gennem 7 nm sagde han, "vi kan fortsætte med at levere løfterne i Moores lov."

I en anden præsentation forklarede finansdirektør Stacy Smith de høje omkostninger ved at komme til hver ny knude og vise de relative kapitaludgifter, der er nødvendige for at producere hver knude. Han sagde, at det blev sværere og mere kapitalintensivt.

Han bemærkede, at der har været en "uptick" i omkostninger, der starter ved 22 nm, på grund af nødvendigheden af ​​multimønstring (behovet for at bruge litografi flere gange på visse lag af matrisen), men sagde, at antallet af skivestarter er gået ned siden knuden på 32 nm, fordi den vægtede gennemsnitlige dystørrelse nu er mindre. Generelt er imidlertid 14 nm-knuden omkring 30 procent mere kapitalintensiv end den foregående generation, men den grundlæggende chip er 37 procent mindre.

I alt bruger Intel omkring 11 mia. Dollars i kapitaludgifter i 2014 med planer om at bruge omkring $ 10, 5 mia. I 2015. Cirka 7, 3 mia. Dollars af 2014-udgiften er til opbygning af produktionskapacitet, mens resten går til forskning og udvikling til fremtidige knudepunkter og til udvikling af 450 mm skiver og typiske forretningsudgifter såsom kontorbygninger og computere.

Omkostningerne er så meget, sagde han, at det til dels er grunden til, at der nu kun er fire virksomheder i verden, der skaber førende logikfremstilling: Intel, Global Foundries, Samsung og TSMC.

I spørgsmål efter deres præsentationer var Intel-ledere omhyggelige med ikke at give ud for meget information. På spørgsmålet om omkostninger og muligheden for at skifte til EUV-litografi sagde Holt, at omkostningskortet var "bevidst tvetydigt", fordi de ikke ved, hvor langt under den historiske pris pr. Transistorlinje de næste knudepunkter ville være. Han sagde, at han troede, at de kan komme under linjen uden EUV, "men det vil jeg ikke."

Krzanich sagde, at virksomheden synes, at det signaliserede for meget af sine intentioner til branchen om sine 14 nm-planer, så "vi vil være lidt mere forsigtige med at frigive information" om nye produktionsnoder. Han ville ikke forpligte sig til selskabets velkendte Tick / Tock-kadens med at frigive en ny procesknude et år og en ny arkitektur det følgende år, skønt Smith sagde, at virksomheden forventer at være på en "ret normal kadens" og "vil tale om 10 nm inden for de næste 12 eller 18 måneder, når det er relevant."

3D NAND og vejen til 10 TB SSD'er

På et andet teknologiområde diskuterede Rob Crooke, daglig leder af Intels Non-Volatile Memory Solutions Group (ovenfor) ny 3D-teknologi til fremstilling af NAND-flashchips, der bruges i SSD'er og lignende enheder. Han foreslog, at solid-state-enheder er "kun i begyndelsen af ​​adoptionskurven" og sagde, at data ønsker at være tættere på CPU'en med bare økonomi, der holder dem fra hinanden.

Han bemærkede, at Intel lavede sin første SSD - en 12 megabyte-model - langt tilbage i 1992 og sagde, at den nuværende teknologi er 200.000 gange mere tæt i dag. Intels nuværende teknologi - udviklet i et joint venture med Micron - skabte en 256 gigabit NAND-hukommelseschip ved hjælp af 3D-teknologi. I denne teknologi opbevares hukommelsen i terninger af transistorer i stedet for det traditionelle "checkerboard" -design og involverer 32 lag af materialer med omkring 4 milliarder huller til opbevaring af bitene. Som et resultat, sagde han, kunne du oprette 1 terabyte lagerplads i cirka 2 mm og mere end 10 TB i en traditionel SSD-formfaktor.

Ud over den lille størrelse sagde Crooke, at SSD'er tilbyder enorme ydelsesforbedringer, idet de sagde, at 4 tommer NAND-lager kunne levere 11 millioner IOPS (input / output-operationer pr. Sekund), hvilket ellers ville kræve 500 fod traditionel harddiskopbevaring. (Han bemærkede, at selvom harddiske fortsætter med at blive mere tæt, har de ikke virkelig opnået hastighed.)